各有關單位：
隨著微電子技術和計算機技術的不斷發(fā)展，在涉及通信、國防、航空航天、工業(yè)自動化、儀器儀表等領域的電子系統(tǒng)設計工作中，信號完整性分析技術（SI）是現(xiàn)今國際領先的PCB設計方法和流程，其在高速電路設計中起著舉足輕重的作用。而目前，國內企業(yè)在實現(xiàn)VLSI芯片、PCB 和系統(tǒng)設計功能的前提下，具有性能屬性的信號完整性設計問題已經(jīng)成為電子設計的一個瓶頸。
為此，為了讓廣大從業(yè)人員掌握信號完整性的新知識、新觀點和定性、定量的分析技術；提高高速互連設計及信號完整性分析能力，幫助學員盡可能在電子設計的初期找到信號完整性問題的解決方案， 現(xiàn)組織舉辦“信號及電源完整性分析與設計”高級研修班。研修班將聘實戰(zhàn)經(jīng)驗豐富的資深專家講解信號完整性分析及應用設計技術和經(jīng)驗。具體事宜通知如下


授課方法：授課、答疑、交流


講課內容：
本培訓以李玉山等翻譯的《信號完整性與電源完整性分析(第二版)》內容為背景，針對國內高速電子設計中對性能分析和提高的需求，突出重點、難點。內容涉及各種最新的高速電路設計與信號、電源完整性分析要點。大綱業(yè)已合并重組，框架按13+1講為序安排。

第一講 高速PCB設計與信號完整性分析
全面闡述國內外PCB互連設計及SI/PI分析技術，宏觀定性掌握后面諸講基本概念。

第二~三四講 打通SPI時域-頻域測量分析
介紹信號時域上升邊及頻域帶寬；介紹PCB互連模型帶寬、測量帶寬、實際元件建模、方塊電阻等概念。

第五、六講 電容/電感與趨膚擠近
掌握PCB電容/電感的定性/定量表述；介電常數(shù)/導磁率。分析自感、互感、凈電感、回路電感、方塊電感；趨膚/擠近與渦流。認識電源/地平面/出砂孔。

第七講 PCB互連的阻抗/速度及建模
介紹PCB互連傳輸線模型、阻抗及時延，剖析過孔引起的地彈噪聲。介紹互連線仿真建模及空間延伸。介紹輸入阻抗、瞬時阻抗、特性阻抗。

第八講 PCB單線網(wǎng)反射退化/電抗退化與對策
介紹高速PCB的TDR阻抗測試技術，典型的TDR應用和測試。分析各種單線網(wǎng)的拓撲設計、各種單線網(wǎng)模型分析；互連阻抗臺階、感性、容性突變下的多種反射/電抗退化現(xiàn)象。介紹菊花鏈、遠端簇、源端匹配及補償對策等。

第九講 PCB單線網(wǎng)損耗退化/ISI改善技術
分析PCB趨膚/擠近效應下的導線損耗和介質損耗如何造成上升邊損耗退化？分析介質損耗與耗散因子的特點，損耗如何吃掉高頻分量？如何影響時序完整性？如何用眼圖分析符號間干擾ISI及抖動？
介紹常見PCB眼圖所反映的信號完整性、時序完整性問題；抖動產(chǎn)生的原因；抖動的分類和分析方法，探討多種預加重及均衡改善技術。

第十講 PCB多線網(wǎng)間串擾與減小措施
基于互容、互感的PCB傳輸線串擾分析技術，深入研究微帶線、帶狀線的近端、遠端串擾模型及飽和長度。介紹串擾如何形成時序錯位？為什么帶狀線沒有遠端串擾？如何設計防護線、屏蔽線？介紹如何設計微帶線和帶狀線以避免串擾？

第十一講 差分對設計與共模/EMI抑制
介紹流行的PCB差分對設計口訣。重點介紹差分信號及阻抗/共模信號及阻抗、奇模阻抗/偶模阻抗、差分—共模、奇�！�偶模的分解及倍數(shù)關系。介紹“奇小偶大”、“奇快偶慢”的原理。介紹基于差分對模型的串擾新解。介紹差分對設計、匹配設計技術及性能分析、研究共模抑制及EMI屏蔽問題，介紹雙絞線、電感扼流圈、磁芯磁環(huán)的性能特點。

第十二講 S-參數(shù)與矢網(wǎng)儀VNA測量
S-參數(shù)是刻畫互連新的完備標準。介紹S-參數(shù)仿真和PCB-VNA測量。包括：S-參數(shù)矩陣、返回損耗S11、插入損耗S21與互連透明度、串擾及差分S-參數(shù)。重點討論單線網(wǎng)雙端口的窄帶下沖及差分對S-參數(shù)的測量/仿真與轉換技術。同時，將時域眼圖生成與頻域S-參數(shù)測量做一個一體化對接介紹。

第十三講 電源完整性分析與電源分配網(wǎng)絡設計
電源完整性(PI)只是電源網(wǎng)絡設計的目標之一。電源分配網(wǎng)絡(PDN)，包含從穩(wěn)壓模塊(VRM)到芯片焊盤；再到裸芯片內分配電壓/電流的所有互連。推介PCB電源設計有效的目標阻抗法(FDTI)，重點對去耦電容器的數(shù)量與容量選擇技術、寄生固有電感/安裝電感/擴散電感的降低技術進行充分的分析與設計。
數(shù)�；旌显O計重點是電源分配網(wǎng)絡PDN的設計；設計重心在于如何設計電源/地平面及抑制噪聲。此外，還可以對數(shù)/模的信號網(wǎng)絡進行有效的隔離和濾波。

第十四講 鏈路信令與時序完整性
信號完整性研究走向與新進展：高速PCB鏈路信令→從通道到鏈路；時序完整性(抖動)→從噪聲到抖動。
給出抖動的表征與分類；討論電源噪聲引起的抖動；闡述抖動與誤碼率(BER)、浴盆曲線等。最后，展開對國內信號完整性弱項的思考。
課后附件：
1. 課后考核——SI培訓結業(yè)考查題
▲ 提供一份“SI培訓結業(yè)考查題及參考答案”，供對照。
2. 課后仿真——串擾仿真示例
▲ 提供文件指導如何用軟件Hyperlynx仿真信號完整性問題，給出串擾仿真示例。
3. 課后復習——PPT及外文資料
▲ 提供上述所有各講的PPT原稿及有關外文參考文獻，供課后復習。